PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-077791

(43)Date of publication of application: 22.03.1996

(51)Int.CI.

G11C 29/00

(21)Application number: 07-216054

(71)Applicant: SAMSUNG ELECTRON CO LTD

(22)Date of filing:

24.08.1995

(72)Inventor: PARK CHEOL-WOO

(30)Priority

Priority number: 94 9421091

Priority date: 25.08.1994


Priority country: KR

(54) COLUMN REDUNDANCY METHOD FOR SEMICONDUCTOR MEMORY DEVICE AND ITS CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To obtain a column redundancy circuit small in fuses, excellent in integration and suitable for a high integrated memory.

SOLUTION: This embodiment comprises: a program part 148 for storing a column address to be made redundant and generating a relief column address signal bar FCAi in response to this; a comparison part 150 for comparing the relief column address signal bar FCAi with a column address CAi and detecting a logic conformity state; and an output part 152 for generating a redundancy enable control signal bar RENi based on an output signal of the comparison part 150. Fuses f1, f2,... corresponding to logic 1 of the redundancy column address are cut off. The comparison part 150 carries out an exclusive logical sum and, if the bars FCAi and CAi are completely under a reverse logical state, the outputs are all logic 1. With this structure, the fuses are not required for all of the column address CAi and bar CAi and the number of fuses is half reduced.



LEGAL STATUS

[Date of request for examination]

24.08.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2777091

[Date of registration]

01.05.1998

[Number of appeal against examiner's decision of

r jection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A) (11)特許出願公開番号

特開平8-77791

(43)公開日 平成8年(1996)3月22日

(51) Int.Cl.⁶

識別記号 庁内整理番号

FΙ

技術表示箇所

G11C 29/00

301 B 9459-5L

請求項の数11 OL (全 11 頁) 審査請求有

(21)出願番号

特顧平7-216054

(22)出願日

平成7年(1995)8月24日

(31)優先権主張番号 1994 P 21091

(32)優先日

1994年8月25日

(33)優先権主張国

韓国(KR)

(71)出顧人 390019839

三星電子株式会社

大韓民国京畿道水原市八達区梅攤洞416

(72) 発明者 朴 哲佑

大韓民国京畿道水原市八達区引繼洞鮮京ア

パート2棟1503号


(74)代理人 弁理士 高月 猛

(54) 【発明の名称】 半導体メモリ装置のカラム冗長方法及びその回路

(57) 【要約】

【課題】 ヒューズが少なく集積性に優れ、高集積メモ りに適したカラム冗長回路を提供する。

【解決手段】 冗長対象のカラムアドレスを記憶し、こ れに応じて救済カラムアドレス信号バーFCAiを発生 するプログラム部148と、救済カラムアドレス信号バ ーFCAi 及びカラムアドレスCAi を比較して論理ー 致状態を検出する比較部150と、該比較部150の出 力信号を基に冗長エネーブル制御信号バーRENiを発 生する出力部152と、を備える。ヒューズ f1, f 2,…は冗長カラムアドレスの論理1に対応するものが 切断される。比較部150は排他的論理和を行い、バー FCAiとCAiとが完全に反転論理状態であればその 出力はすべて論理1になる。従来ではカラムアドレスC Ai,バーCAiのすべてにヒューズが必要だったの で、本発明によればヒューズ数が半減する。



【特許請求の範囲】

【請求項1】 欠陥メモリセルを冗長メモリセルに置き 換えるカラム冗長を行う半導体メモリ装置のカラム冗長 方法において、

ヒューズ切断により救済対象のカラムアドレスを記憶してこれに応じた救済カラムアドレス信号を発生するようにし、そして、入力されるカラムアドレス及び前記救済カラムアドレス信号を比較して論理一致状態を検出し、この比較結果出力に基づいて冗長エネーブル制御信号を発生するようにしたことを特徴とするカラム冗長方法。

【請求項2】 救済カラムアドレス信号をデコーディングし、該デコーディング結果に従ってデータ入力バッファからのデータを入力し、これに基づき冗長カラム選択信号を発生してブロック書込を行うようにした請求項1 記載のカラム冗長方法。

【請求項3】 カラムアドレスと救済カラムアドレス信号との比較を排他的論理和で行うようにした請求項1又は請求項2記載のカラム冗長方法。

【請求項4】 カラムアドレスと救済カラムアドレス信号との比較結果出力を、前記カラムアドレスが入力されるまで抑止するようにした請求項1~3のいずれか1項に記載のカラム冗長方法。

【請求項5】 欠陥メモリセルを冗長メモリセルに置き 換えるカラム冗長を行う半導体メモリ装置のカラム冗長 回路において、

救済対象のカラムアドレスをヒューズプログラムで記憶し、これに応じて救済カラムアドレス信号を発生するプログラム部と、該プログラム部による救済カラムアドレス信号及び入力されるカラムアドレスを比較して論理一致状態を検出する比較部と、該比較部の出力信号を基に冗長エネーブル制御信号を発生する出力部と、を備えてなることを特徴とするカラム冗長回路。

【請求項6】 救済カラムアドレス信号をデコーディングしてデコーディング信号を出力するデコーディング回路と、該デコーディング回路によるデコーディング信号とデータ入力バッファからのデータを論理組合せし、冗長エネーブル制御信号の発生に応じてブロック書込のための冗長カラム選択信号を出力する冗長カラム選択回路と、を設ける請求項5記載のカラム冗長回路。

【請求項7】 プログラム部は、救済対象のカラムアドレスに従って切断される多数のヒューズと、これら各ヒューズをそれぞれ接地側に接続した多数の第1トランジスタと、これら第1トランジスタの電源側にそれぞれ接続した多数の第2トランジスタと、各第1トランジスタ及び第2トランジスタの接続点にそれぞれ接続した多数のラッチ形態のインバータと、を有してなる請求項5又は請求項6記載のカラム冗長回路。

【請求項8】 出力部は、比較部にカラムアドレスが入力される前の出力動作が抑止されるようになっている請求項5~7のいずれか1項に記載のカラム冗長回路。

【請求項9】 比較部は、救済カラムアドレス信号とカラムアドレスとを排他的論理和演算する請求項5~8のいずれか1項に記載のカラム冗長回路。

【請求項10】 比較部は、6つのトランジスタで排他 的論理和演算を行う請求項9記載のカラム冗長回路。

【請求項11】 比較部は、カラムアドレスの所定ビットとその反転ビットとを排他的論理和演算するようにされ、該演算結果出力により出力部の出力動作が抑止されるようになっている請求項9記載のカラム冗長回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体メモリ装置に関し、特に、カラムアドレスを入力して冗長カラム又は ノーマルカラムのエネーブルを決定するためのカラム冗 長方法及びその回路に関する。

[0002]

【従来の技術】近年、すべての半導体メモリ装置では、 欠陥メモリセルを冗長メモリセルに置き換えて救済する ための冗長用回路及び冗長メモリセルアレイが構成され るようになっている。冗長動作は、ノーマルメモリセル アレイに対し冗長メモリセルアレイを別途に備えてお き、ノーマルメモリセルアレイ中の欠陥メモリセルを指 定するアドレスが入力されると、これをデコーディング して冗長メモリセル用の冗長ロー、冗長カラムを選択す ることにより行われる。冗長アドレスのデコーディング は冗長デコーダにより行われ、そしてノーマルデコーダ と冗長デコーダのエネーブル選択は、欠陥アドレスのプ ログラムを行う冗長回路の出力信号により行われる。こ の欠陥アドレスのプログラムを行う冗長回路は、回路内 に備えたヒューズを、デコーディングするアドレスに従 ってレーザ切断することにより、欠陥アドレスのプログ ラムを遂行するようになっている。半導体メモリ装置で は、欠陥カラムを指定するアドレスが入力されると冗長 カラムに置き換えて冗長カラムを選択し、欠陥カラムを 救済するカラム冗長が一般的である。このカラム冗長を 行う際のカラム冗長回路の場合は、カラムアドレスを入 力する度に冗長カラム又はノーマルカラムの選択を素早 く決定しなければならない。

【0003】従来におけるカラム冗長回路を図5に示し説明する。このカラム冗長回路は、制御部84の出力信号により制御されてカラムアドレスCAi,バーCAi(i=0~7)を入力し、救済対象のカラムアドレスのプログラムを行うためのヒューズ部86と、このヒューズ部86の出力信号及び制御部84内のNANDゲート12の出力信号を入力してデータ入力ヒューズ用制御信号の発生部88と、ヒューズ部86の各出力信号及びブロック書込信号のBWの制御により、冗長エネーブル制御信号バーRENiを出力する冗長エネーブル制御信号の発生部90と、から構成される。

【0004】制御部84は、電源電圧VCCとノードN 1との間に接続され、ゲート端子に制御信号のCFPを 入力するPMOSトランジスタ2と、ノードN1と接地 電圧VSSとの間に接続され、ゲート端子に制御信号φ CFPを入力するNMOSトランジスタ4と、ノードN 1とNMOSトランジスタ4との間に接続され、カラム 冗長回路のエネーブルを決定するマスタヒューズMF と、ノードN1に設定された信号を入力して反転するた めのインバータ8と、電源電圧VCCとノードN1との 間に接続され、ゲート端子がインバータ8の出力信号に より制御されるPMOSトランジスタ6と、インバータ 8の出力信号を入力するインバータ10と、このインバ ータ10の出力信号及び制御信号 φ C F E を入力する N ANDゲート12と、このNANDゲート12の出力信 号を入力するインバータ14と、から構成される。制御 信号oCFP、oCFEは、ローアドレスストローブ信 号バーRASのエネーブル時点からカラムアドレススト ローブ信号バーCASのエネーブル時点までの遅延時間 前に、所定の論理回路を通じ、ローアドレスストローブ 信号バーRASに同期して論理"ハイ"状態で発生する 信号である。従って、これら制御信号のCFP、のCF Eは、ローアドレスストローブ信号バーRASのプリチ ャージ区間で論理"ロウ"状態に維持される。

【0005】ヒューズ部86は、カラムアドレスCAi、バーCAiを一方の端子に入力し、ゲート端子が制御部84のNANDゲート12及びインバータ14の出力信号により制御される多数の伝送ゲート16,18,…,46と、各伝送ゲート16,18,…,46の他方の端子にそれぞれ接続される多数のデータ入力ヒューズf1,f2において、2個1組のデータ入力ヒューズf1,f2は、いずれか一方の出力のみが発生されるようにノードN2に接続されており、他のデータ入力ヒューズf3,f4,…,f15,f16も同様に、ノードN3,N4,…,N8,N9にそれぞれ接続されている。

【0006】データ入力ヒューズ用制御信号の発生部88は、制御部84内のNANDゲート12の出力信号がゲート端子に入力され、ドレイン端子がヒューズ部86のノードN2、N3、…、N9にそれぞれ接続され、そしてソース端子が接地電圧VSSにつながれたNMOSトランジスタ48、50、…、62と、制御部84内のNANDゲート12の出力信号を入力するインバータ64と、このインバータ64の出力信号を反転してデータ入力ヒューズ用制御信号のDFPを出力するインバータ66と、から構成される。

【0007】冗長エネーブル制御信号の発生部90は、 ノードN2、N3、N4の信号を入力するNANDゲート76と、ノードN5、N6の信号を入力するNAND ゲート78と、ノードN7、N8、N9の信号を入力するNANDゲート80と、NANDゲート78、80の 出力信号を入力するNORゲート72と、NANDゲー ト76の出力信号及びブロック書込信号のBWを入力す るインバータ74の出力信号を入力するNANDゲート 70と、NANDゲート70及びNORゲート72の各 出力信号を入力して冗長エネーブル制御信号バーREN iを出力するNANDゲート68と、から構成される。 【0008】同図に示すカラム冗長回路は、まず制御部 84のマスタヒューズMFを切断して救済することを知 らせ、更に、入力されるカラムアドレスCAi,バーC Aiの各値に従ってヒューズ部86の伝送ゲート16, 18, …, 46に接続されたデータ入力ヒューズ f 1, f 2, …, f 1 6 を切断するようになっている。例え ば、救済対象のカラムアドレスCAiが'100110 11'である場合、カラムアドレスパーCAiは'01 100100'で入力される。このとき、救済カラムア ドレスCAi, バーCAiが論理'1'として入力され る伝送ゲートに接続されているヒューズが切断される。 即ち、救済対象のカラムアドレスCAiが'10011 011'である場合、データ入力ヒューズ f 1, f 4, f 6, f 7, f 9, f 1 2, f 1 3, f 1 5 が切断され る。カラム冗長に際しては、ノードN2, N3, …, N 9 に対し接続されているデータ入力ヒューズ f 1 , f 2, …, f 16の各組中のいずれか一方のヒューズは必 ず切断される。

【0009】動作状態を追っていくと、まず、制御信号 **φCFP**, φCFEは、ローアドレスストローブ信号バ ーRASのプリチャージ区間で論理"ロウ"状態を維持 する。ローアドレスストローブ信号バーRASがプリチ ャージ区間で論理"ロウ"状態を維持する間、論理"ロ ウ"状態の制御信号のCFPが入力されると、PMOS トランジスタ2がON状態になってノードN1に論理 "ハイ"状態の信号が設定される。従って、NANDゲ ート12には、論理"ハイ"状態の信号及び論理"ロ ウ"状態の制御信号 Φ C F E が入力され、N A N D ゲー ト12からは論理"ハイ"状態の出力信号が出力され る。これにより、論理"ロウ"状態の信号がインパータ 14を通じて出力されるので、すべての伝送ゲート1 6, 18, …, 46はOFF状態になる。一方、発生部 88に備えられているNMOSトランジスタ48、5 O, …, 6 2 のゲート端子には、論理"ハイ"状態のN ANDゲート12の出力信号が入力されるので、すべて ON状態になる。

【0010】ローアドレスストローブ信号バーRASが再びアクティブになると、論理"ハイ"状態の制御信号 ゆCFPが入力され、これに従い、PMOSトランジスタ2がOFF状態になる。このとき既に、ノードN1にはPMOSトランジスタ6のONにより論理"ハイ"状態の信号が設定されている。これにより、NANDゲート12には論理"ハイ"状態の信号及び論理"ハイ"状態の制御信号 φ C F E が入力され、NANDゲート12

から論理 "ロウ"状態の出力信号が出力される。よって、論理 "ハイ"状態の信号がインバータ14を通じて出力されるので、すべての伝送ゲート16,18,…,46はON状態になる。一方、発生部88に備えられているNMOSトランジスタ48,50,…,62はすべてOFF状態になる。

【0011】このカラム冗長回路はブロック書込対応なので、冗長エネーブル制御信号の発生部90のインバータ74にブロック書込信号のBWが入力される。このブロック書込信号のBWは、ブロック書込動作時に論理"ハイ"状態になる信号で、8ービットブロック書込動作を遂行する場合に、カラムアドレスCA0~CA2を無視とし、カラムアドレスCA0~CA2の代わりにデータ入力バッファから入力されるデータDQ0,DQ1,…,DQ7を用いるようにする信号である。

【0012】図6には、ブロック書込機能に対応させて設けられる冗長カラム選択回路を示す。同図に示す冗長カラム選択回路は、データ入力バッファから出力されたデータを入力する入力部112と、冗長カラム選択信号RCSLを発生するための信号発生部114と、から構成される。

【0013】入力部112は、データDQ0,DQ1,…,DQ7が一方の端子に入力され、データ入力ヒューズf17,f18,…,f24が他方の端子に接続され、そして電源電圧VCCがゲート端子に入力されるNMOSトランジスタNT1,NT2,…,NT8と、電源電圧VCCとノードN10との間に接続され、ゲート端子が、データ入力ヒューズ用制御信号のDFPを入力するインバータ110の出力信号につながれたPMOSトランジスタ92と、を備えている。データ入力ヒューズf17,f18,…,f24は、ノードN10に接続されいてる。

【0014】信号発生部114は、ノードN10に設定された信号を反転するためのインバータ96と、電源在VCCとノードN10との間に接続され、ゲート端子がインバータ10の出力信号により制御されるPMOSトランジスタ94と、ブロック書込信号のBW及びインバータ96の出力信号を入力するNANDゲート98の出力信号及び冗長エネーブル制御信号バーRENiを入力するインバータ102と、このNANDゲート100の出力信号を反転するためのインバータ104と、インバータ104の出力信号を入力するNANDゲート106とよりのNANDゲート106の出力信号を入力して冗長カラム選択信号RCSLを発生するためのインバータ108と、から構成される。

【0015】この回路では、冗長カラム選択信号RCS Lをコーディングするためにデータ入力ヒューズ f 1 7, f 18, …, f 24を設けておき、いずれか1つの データ入力ヒューズを残して他のデータ入力ヒューズを切断することにより、選択されたデータを利用して冗長カラム選択信号RSCLをコーディングする。制御信号 oCP、 oYEは、冗長カラム選択信号RCSLをエネーブルさせる時点を決定する信号で、よく知られたものである。即ち、制御信号 oYEは、ビットラインが完全にセルデータ値で電位展開されたときに冗長カラム選択信号RSCLをエネーブルさせるものであり、制御信号 oCPは、カラムアドレスCAiを受取った後に一定の時間が経ってから冗長カラム選択信号RSCLをエネーブルさせる信号である。

[0016]

【発明が解決しようとする課題】上記のような従来技術のカラム冗長回路において、ノードN2, N3, …, N9に接続されるヒューズ対中のいずれか一方のヒューズは、必ず切断して使用することになる。図5から分かるように、マスタヒューズMFを除くヒューズの個数は、カラムデコーディングに使用されるカラムアドレス数の2倍になる。これはつまり、カラムアドレスCAiに該当するヒューズが切断される場合、反転カラムアドレスバーCAiに該当するヒューズは切断しないでおいて

(逆も同じ)望む情報を得なければならないためで、従って、アドレスとその反転用のヒューズのアドレス数の 2 倍のヒューズが必要となる。このため、集積性に影響するばかりでなく、切断ヒューズ数が多くなり冗長プログラムに手間を要する原因となっている。

【0017】そして、グラフィックメモリに主に使用されるブロック書込機能に対応するために図6に示すようなデータ入力ヒューズを使用する場合、ヒューズの数は大幅に増加し、更に集積性を悪くする。これは、図5に示すようなカラム冗長回路において、冗長カラム選択信号RCSLをエネーブルするためのカラムアドレスを他の用途にも使用可能な方式にて記憶できないことから発生するものである。好ましくは、このようなデータ入力ヒューズを使用せずに、データ入力バッファから直接データを入力して冗長カラム選択信号をコーディングできる方がよい。

【0018】従って、本発明では、より大容量、高集積のメモリ装置に適するように、ヒューズ数を削減して集積性を向上させられるようなカラム冗長方法及びその回路を提供する。また、カラムアドレスに対し1つずつのヒューズですみ、プログラム工程をより簡単、短時間で行えるようなカラム冗長方法及びその回路を提供する。更に、ブロック書込に際し、データ入力ヒューズを省いてデータ入力バッファから直接データを入力して冗長カラム選択信号をコーディングでき、動作速度を向上させられるようなカラム冗長方法及びその回路を提供する。

[0019]

【課題を解決するための手段】このような目的を達成するために本発明は、欠陥メモリセルを冗長メモリセルに

置き換えるカラム冗長を行う半導体メモリ装置のカラム 冗長方法において、ヒューズ切断により救済対象のカラ ムアドレスを記憶してこれに応じた救済カラムアドレス 信号を発生するようにし、そして、入力されるカラムア ドレス及び前記救済カラムアドレス信号を比較して論理 一致状態を検出し、この比較結果出力に基づいて冗長エ ネーブル制御信号を発生することを特徴としたカラム冗 長方法を提供する。この方法によれば、ヒューズプログ ラムにより発生される救済カラムアドレス信号とカラム アドレスとの論理一致状態から冗長制御を行うようにな っている。即ち、救済カラムアドレス信号はカラムアド レスとビット数が一致するものであるので、これを発生 するためのヒューズは、カラムアドレスと同数設けてお けばすむ。つまり、反転カラムアドレスに対するヒュー ズは一切必要なく、従って、従来の半分のヒューズを設 けるだけでよい。

【0020】また、この方法によれば、救済対象のカラムアドレスを記憶して発生される救済カラムアドレス信号を、ブロック書込のためのデータ入力制御に流用することができる。即ち、救済カラムアドレス信号をデコーディングし、該デコーディング結果に従ってデータ入力バッファからのデータを入力し、これに基づき冗長カラム選択信号を発生してブロック書込を行うようにすることが可能である。従って、ブロック書込のための冗長カラム選択回路におけるデータ入力選択用のヒューズを一切省くことができる。

【0021】カラムアドレスと救済カラムアドレス信号との論理比較については、排他的論理和で行うとよい。他にも、例えば排他的否定和 (exclusive NOR) を用いてもよいが、排他的論理和の方が回路的に簡単でよい。また、カラムアドレスと救済カラムアドレス信号との比較結果出力を、カラムアドレスが入力されるまで抑止しておくと、比較結果出力の有効性を保証でき、誤動作防止のうえで好ましい。

【0022】欠陥メモリセルを冗長メモリセルに置き換えるカラム冗長を行う半導体メモリ装置のカラム冗長回路として本発明によれば、救済対象のカラムアドレスをヒューズプログラムで記憶し、これに応じて救済カラムアドレス信号を発生するプログラム部と、該プログラム部による救済カラムアドレス信号及び入力されるカラムアドレスを比較して論理一致状態を検出する比較部と、該比較部の出力信号を基に冗長エネーブル制御信号を発生する出力部と、を備えてなることを特徴としたカラム冗長回路が提供される。

【0023】このカラム冗長回路では、救済カラムアドレス信号をデコーディングしてデコーディング信号を出力するデコーディング回路と、該デコーディング回路によるデコーディング信号とデータ入力バッファからのデータを論理組合せし、冗長エネーブル制御信号の発生に応じてブロック書込のための冗長カラム選択信号を出力

する冗長カラム選択回路と、を設けることができる。

【0024】一態様によれば、プログラム部は、救済対象のカラムアドレスに従って切断される多数のヒューズをそれぞれ接地側に接続した多数の第1トランジスタと、これら第1トランジスタと、これら第1トランジスタと、これら第1トランジスタと、これら第1トランジスタと、これら第1トランジスタと、名の第2トランジスタと、それでは発続した多数のラッチ形態のインバータと、を有の関係からすると、第1トランジスタとしてPMOSトランジスタを使用するとよい。また、出力部は、論理ゲートとスタを使用するとよい。また、出力部は、論理ゲートよりに対較部の比較結果出力を論理組合せする構成でよく、比較部にカラムアドレスが入力される前の出力動作が抑止されるようになっているものが、比較結果の有効性を保証できる点で好ましい。

【0025】比較部は、救済カラムアドレス信号とカラムアドレスとを排他的論理和演算するものとするとよく、この場合には、6つのトランジスタで排他的論理和演算を行う簡単な構成とできる。更に、カラムアドレスの所定ビットとその反転ビットとを排他的論理和演算するようにしておけば、該演算結果出力を出力部の出力動作抑止に使用できる。

[0026]

【発明の実施の形態】図1及び図2に、本発明によるカラム冗長回路の一実施形態を示す。尚、図2の回路は図1に続いているもので、その関係を図1の右上に示してある。

【0027】このカラム冗長回路は大別して、救済対象のカラムアドレスのプログラムを行って救済カラムアドレス信号バーFCAi(i=0~7)を発生するためのプログラム部148と、救済カラムアドレス信号バーFCAiと外部から入力されるカラムアドレスとを比較するための比較部150と、この比較部150の出力信号を論理組合せして冗長エネーブル制御信号バーRENiを発生する出力部152と、から構成される。

【0028】プログラム部148は、ソース端子が電源電圧VCCにつながれ、ゲート端子が制御信号のCFPにつながれた多数のPMOSトランジスタ116と、ゲート端子が制御信号のCFPにつながれ、接地電圧VSSに一端を接続したヒューズfi(このiは自然数1~8)、MFの他端とPMOSトランジスタ116のドレイン端子との間にチャネルが接続された多数のNMOSトランジスタ118と、NMOSトランジスタ118とPMOSトランジスタ116の接続点に設けられるラッチ形態とした多数のインバータチェーン120、122と、から構成される。図2に示すように、最終のヒューズがマスタヒューズMFとされ、これを切断することにより教済が知らされる。

【0029】比較部150は、多数の比較回路A,B,

…, 1で構成され、これら各比較回路の構成は同じであ る。比較回路Aについて代表して説明すると、プログラ ム部148から出力される救済カラムアドレス信号バー FCAOと該救済カラムアドレス信号バーFCAOを入 力するインバータ124の出力信号との間につながれ、 各ゲート端子がカラムアドレスCA0につながれたPM OSトランジスタ126及びNMOSトランジスタ12 8と、チャネルが並列形成され、該チャネルの一端がノ ードaに接続されると共に他端がカラムアドレスCAO につながれ、ゲート端子がプログラム部148から出力 される救済カラムアドレス信号パーFCA0及びインバ ータ124の出力信号につながれたPMOSトランジス 夕及びNMOSトランジスタからなる伝送ゲート130 と、から構成される。ノードaは、PMOSトランジス タ126及びNMOSトランジスタ128の接続点に接 続しており、該比較回路Aの出力ノードとなる。また、 インバータ124は2つのMOSトランジスタで構成で きるので、各比較回路は、6つのトランジスタで排他的 論理和演算を行う構成である。

【0030】また、比較回路 I は、他の比較回路 A ~ H とは若干違って、カラムアドレス C A 0 とカラムアドレス C A 0 を入力するインパータ 1 2 4 の出力信号との間につながれ、ゲート端子がカラムアドレスパー C A 0 につながれた P M O S トランジスタ 1 2 6 及び N M O S トランジスタ 1 2 8 と、チャネルが並列形成され、該チャネルの一端がノード i に接続されると共に他端がカラムアドレス C A 0 及びインパータ 1 2 4 の出力信号につながれた P M O S トランジスタ及び N M O S トランジスタからなる伝送ゲート 1 3 0 と、から構成される。ノードは、 P M O S トランジスタ 1 2 6 及び N M O S トランジスタ 1 2 8 の接続点に接続しており、該比較回路 i の出力ノードとなる。

【0031】出力部152は、比較回路A, B, Cのノ ードa, b, cに設定される信号を入力するNANDゲ ート140と、ブロック書込信号 oBWを入力するイン バータ142と、インバータ142の出力信号及びNA NDゲート140の出力信号を入力するNANDゲート 144と、比較回路 D, E, Fのノードd, e, fに設 定される信号を入力するNANDゲート136と、比較 回路G、H、Iのノードg、h、iに設定される信号及 びマスタ制御信号MASTERを入力するインバータ1 32の出力信号を入力するNANDゲート134と、N ANDゲート134、136の各出力信号を入力するN ORゲート138と、NANDゲート144及びNOR ゲート138の各出力信号を入力して冗長エネーブル制 御信号バーRENiを出力するNANDゲート146 と、から構成される。尚、このカラム冗長回路はブロッ ク書込に対応したものであるため、ブロック書込信号の BWも組合せ入力としているものである。

【0032】この図1及び図2に示すカラム冗長回路は、プログラム部148のマスタヒューズMFを切断して救済を知らせ、入力されるカラムアドレスCAiの各値に従ってデータ入力ヒューズf1,f2,…,f8を切断するようになっている。例えば、救済対象のカラドレスが「10011011」である場合、該アドレスが「10011011」である場合、該アドレスが「1001101」である場合、である場合、である場合、である場合、である場合、であるように、プログラムを行う情報量(アドレス数)に付ったが完了する。これから分るように、プログラムを行う情報量(アドレス数)に相応する個数のヒューズのみですむ。即ち、従来の半が格段になっている。また、切断対象のヒューズを除く)。従って、集積性が格段に向上している。また、切断対象のヒューズも移段に減りになっている。

【0033】制御信号 φ C F P は、ローアドレスストローブ信号バーR A S がプリチャージ区間の間、論理 "ロウ"状態を維持する。ローアドレスストローブ信号バーR A S がプリチャージ区間で論理 "ロウ"状態を維持する間に論理 "ロウ"状態の制御信号 φ C F P が入力されると、P M O S トランジスタ116がO N 状態、N M O S トランジスタ118がO F F 状態になるので、救済カラムアドレス信号バーF C A i (i=0~7)及びマスタ制御信号 M A S T E R はすべて論理 "ロウ"状態にリセットされる。

【0034】ローアドレスストローブ信号パーRASが 再びアクティブされると、カラムアドレスCAiが入力 される前に論理"ハイ"状態の制御信号 Φ C F P が入力 される。従って、PMOSトランジスタ116はOFF 状態、NMOSトランジスタ118はON状態になる。 このとき、上記の例に沿って説明すると、切断されたヒ ユーズ f 1, f 4, f 5, f 7, f 8 に対応して救済力 ラムアドレス信号パーFCAi (このiは0,3,4, 6, 7) は論理"ロウ"状態で発生し、切断されなかっ たたヒューズ f 2 , f 3 , f 6 に対応して救済カラムア ドレス信号バーFCAi (このiは1,2,5)は論理 "ハイ"状態で発生する。即ち、救済カラムアドレス信 号バーFCAiは、カラムアドレスCAiの反転状態で 発生する。このとき、冗長の場合はマスタヒューズMF が切断されるので、論理"ロウ"状態のマスタ制御信号 MASTERが発生する。

【0035】プログラム部148から発生する救済カラムアドレス信号バーFCAiは比較部150に入力される。比較部150では、外部からカラムアドレスCAiが入力されると、救済カラムアドレス信号バーFCAiとカラムアドレスCAiとを各比較回路A~Hにて比較する。そして、救済カラムアドレス信号バーFCAi及びカラムアドレスCAiが同じ論理状態になる比較回路からは論理"ロウ"状態の出力信号が出力され、救済カラムアドレス信号バーFCAi及びカラムアドレスCA

i が違う論理状態になる比較回路からは論理 "ハイ"状態の出力信号が出力される。

【0036】即ち、各比較回路は排他的論理和 (exclusive OR) の機能をもち、救済カラムアドレス信号バーFCAiとカラムアドレスCAiが完全に反転論理になる場合に全出力信号が論理"ハイ"状態になり、冗長エネーブル制御信号バーRENiを論理"ロウ"状態に設定し、冗長カラム選択ラインをエネーブルする。エネーブルも行う(図出た冗長エネーブル制御信号バーRENiは、フーマルカラム選択ラインのディスエーブルも行う(図路では、マスタヒューズMFの切断による論理"ロウ"状態のマスタ制御信号MASTERの発生に合わせて、救済カラムアドレス信号バーFCAiとカラムアドレスに入るされまりでは、大き排他的論理和演算して論理一致状態を検出し、その結果により冗長カラム又はノーマルカラムのエネーブルを決定する。

【0037】一方、比較部150内の比較回路|は次の ような役割をもつ。即ち、本来ならば、冗長プログラム に従って救済カラムアドレス信号バーFCAi及びマス 夕制御信号MASTERが発生された後、カラムアドレ スCAiが入力されると比較が行われる。しかしながら 実際の動作においては、マスタ制御信号MASTERが 論理"ロウ"状態になる瞬間から比較結果が出力可能に なる。これは、冗長エネーブル制御信号バーRENiが 論理"ロウ"状態又は論理"ハイ"状態に変化できるこ とを意味する。そこで、救済カラムアドレス信号パーF CAiとカラムアドレスCAiの比較結果が有効である ことを保証するために、カラムアドレスの所定のビット とその反転ビットCA0,バーCA0を排他的論理和す るようにしてある。カラムアドレスCA0, バーCAO は、有効入力になるまで両方とも論理"ロウ"状態に設 定されるので、このときの比較回路!の出力信号は論理 "ロウ"状態に設定され、従って、冗長エネーブル制御 信号バーRENiは常に論理"ハイ"状態を維持し抑止 される。カラムアドレスCA0、バーCA0が有効入力 になって論理"ハイ"状態及び論理"ロウ"状態又はこ の逆の論理状態に変化すると、比較回路!の出力信号は 論理"ハイ"状態になり、残りの比較回路A~Hの比較 結果に従って冗長エネーブル制御信号バーRENiが論 理"ロウ"状態又は論理"ハイ"状態に変化することが できる。

【0038】このカラム冗長回路はブロック書込対応なので、出力部152内のインバータ142にブロック書込信号のBWが入力される。このブロック書込信号のBWは、ブロック書込動作時に論理"ハイ"状態になる信号である。8-ビットブロック書込動作を遂行する場合、カラムアドレスCA0~CA2は無視されるので、このとき、カラムアドレスCA0~CA2の代わりに、データ入力バッファから入力されたデータDQ0、DQ

1, …, DQ7が用いられる。これに関して次に説明する。

【0039】図3に、救済カラムアドレスのデコーディング回路を示す。同図に示すデコーディング回路は、救済カラムアドレス信号バーFCA1、バーFCA2を入力にした図示の各論理ゲートを利用し、デコーディング信号FCA12、FCA1・バーFCA2、バーFCA1・バーFCA2を発生する回路である。

【0040】このデコーディング回路は、救済カラムア ドレス信号バーFCA1を入力するインバータ154 と、救済カラムアドレス信号バーFCA2を入力するイ ンバータ168と、インバータ154,168の各出力 信号を入力するNANDゲート156と、インバータ1 54の出力信号及び救済カラムアドレス信号バーFCA 2を入力するNANDゲート160と、救済カラムアド レス信号バーFCA1,バーFCA2を入力するNAN Dゲート164と、救済カラムアドレス信号バーFCA 1及びインバータ168の出力信号を入力するNAND ゲート170と、NANDゲート156の出力信号を入 カレてデコーディング信号FCA12を出力するインバ ータ158と、NANDゲート160の出力信号を入力 してデコーディング信号FCA1・パーFCA2を出力 するインバータ162と、NANDゲート164の出力 信号を入力してデコーディング信号パーFCA1・パー FCA2を発生するインバータ166と、NANDゲー ト170の出力信号を入力してデコーディング信号バー FCA1・FCA2を発生するインバータ172と、か ら構成される。

【0041】図4には、ブロック書込対応の冗長カラム 選択回路を示している。同図に示す冗長カラム選択回路 は、デコーディング信号バーFCA1・バーFCA2及 びデータDQ0を入力するNANDゲート174と、デ コーディング信号FCA1・バーFCA2及びデータD Q2を入力するNANDゲート176と、デコーディン グ信号バーFCA1・FCA2及びデータDQ4を入力 するNANDゲート178と、デコーディング信号FC A 1 2 及びデータ D Q 6 を入力する N A N D ゲート 1 8 0と、デコーディング信号バーFCA1・バーFCA2 及びデータDQ1を入力するNANDゲート182と、 デコーディング信号FCA1・バーFCA2及びデータ DQ3を入力するNANDゲート184と、デコーディ ング信号パーFCA1・FCA2及びデータDQ5を入 カするNANDゲート186と、デコーディング信号F CA12及びデータDQ7を入力するNANDゲート1 88と、を備えている。

【0042】そして更に、NANDゲート174,176,178,180の各出力信号を入力するNANDゲート190と、NANDゲート182,184,186,188の各出力信号を入力するNANDゲート19

4と、救済カラムアドレス信号バーFCA0を入力するインバータ192と、このインバータ192の出力信号を入力するインバータ198と、インバータ192、198の各出力信号がゲート端子に入力され、チャネルの一端にNANDゲート190、194の各出力信号がそれぞれ入力される伝送ゲート196、200と、を備えている。

【0043】加えて、伝送ゲート196,200の他端に設定される信号及びブロック書込信号のBWを入力するインバータ202の出力信号を入力するNORゲート204と、NORゲート204の出力信号及び冗長エネーブル制御信号バーRENiを入力するNORゲート206と、NORゲート206の出力信号及び制御信号のCP,のYEを入力するNANDゲート208と、このNANDゲート208の出力信号を入力して冗長カラム選択信号RCSLを発生するインバータ210と、を備えている。

【0044】図3及び図4を参照して、この場合のブロック書込機能を説明する。ブロック書込機能は、同一デ

ータを複数のメモリセルに書込む場合に、該各メモリセルについての冗長カラム選択ラインを同時にエネーブルしてデータを一括して書込むものである。このブロック書込のときにはブロック書込信号 中B Wが論理 "ハイ"状態で、これに応じて冗長カラム選択信号 R C S L の工ス C A 0 ~ C A 2 を無視し、残りのカラムアドレス C A 3 ~ C A 7 に従って冗長カラム選択信号 R C S L のエネーブルを決定する。その際、冗長カラム選択信号 R C S L は、データ D Q 0 ~ D Q 7 中のいずれか 1 つによってのみ制御されなければならないので、図 4 及び図 5 に示したような回路の論理構成を使用する。

【0045】このようにブロック書込の場合、該当冗長カラム選択信号RCSLはデータDQ0~DQ7中のいずれか1つにより制御されるべきである。このため、該当冗長カラム選択信号RCSLは、カラムアドレスCA0,CA1,CA2の論理状態に従って次表のような該当データにより制御される。

【表1】

カラムアドレス	CA0	CA1	C A 2
DQ0	0	0	0
DQ1	0	0	1
D Q 2	0	1	0
DQ3	0	1	1
DQ4	1	0	Ó
D Q 5	1	i	0
DQ6	1	1	1

【0046】従来技術による冗長カラム選択回路においては、前述のように、このデータ選択をヒューズ切断処理で行っていた。これに対し本発明においては、データ入力ヒューズを用いずに、プログラムされたカラムアドレスをデコーディングした後にカラムアドレスのみを利用して該当冗長カラム選択信号をエネーブルするようにしている。即ち、ブロック書込動作時、カラムアドレスと救済カラムアドレス信号の論理状態の同一性を判断して冗長カラム選択信号がエネーブルされるので、救済カラムアドレスのデコーディング信号により任意のデータを入力して冗長カラム選択信号が制御できることが分かる

【0047】図3に示すデコーディング回路は、このために、救済カラムアドレス信号バーFCA1、バーFCA2をデコーディングする回路であり、救済カラムアドレス信号バーFCA1、バーFCA2がデコーディングされた後、図4に示す冗長カラム選択回路は、救済カラムアドレス信号バーFCA0を利用し、データDQ0~DQ7中のいずれか1つを入力する回路である。そし

て、ブロック書込信号 o B W が論理 "ハイ" 状態になり、冗長エネーブル制御信号バーRENiが論理 "ロウ"状態になるとき、冗長カラム選択信号RSCLをエネーブルする。このとき、制御信号 o C P, o Y E は、従来技術と同様に、それぞれ冗長カラム選択信号RCSLをエネーブルさせる時点を決定する信号である。即ち、制御信号 o Y E は、ビットラインが完全にセルデータ値で電位展開されたときに冗長カラム選択信号がエネーブルされるように知らせる信号であり、制御信号 o C P は、カラムアドレス C A i を受け入れた時点から一定の時間後に冗長カラム選択信号のエネーブルを行うための信号である。

【0048】以上は、本発明の最適な実施形態を説明したもので、本発明の技術的思想を外れない範囲内でその他にも多様に実施され得ることは、該当技術分野における通常の知識を有する者ならば自明であろう。例えば、比較部の構成に上記のような回路構成を使用しなくても、論理一致状態検出の機能が遂行できれば他の論理回路でもよいことは自明であろう。また、上記実施形態

で、ブロック書込信号の制御を受けるカラムアドレスについて、最下位ビット(Least Significant Bit) に該当するCAO, CA1, CA2を例にあげているが、これに限らずとも同じ働きを得ることができる。

[0049]


【発明の効果】以上述べてきたように本発明によれば、ヒューズ数を格段に少なくすることができ、集積性を大きく向上させることができる。また、カラムアドレスに1つずつのヒューズを備えるだけですむので、冗長プログラム工程をより簡単、短時間に行えるようになる。更に、ブロック書込に対し、データ入力ヒューズを省いてデータ入力バッファから直接データを入力して冗長カラム選択信号をコーディングするができるようになり、動作速度を向上させることも可能になる。


【図面の簡単な説明】

- 【図1】本発明によるカラム冗長回路の回路図。
- 【図2】図1の続きを示す回路図。
- 【図3】本発明に係る救済カラムアドレスのデコーディング回路の回路図。
- 【図4】本発明に係る冗長カラム選択回路の回路図。
- 【図5】従来技術によるカラム冗長回路の回路図。
- 【図6】従来技術に係る冗長カラム選択回路の回路図。 【符号の説明】
- 148 プログラム部
- 150 比較部
- 152 出力部


バーFCA0~パーFCA7 救済カラムアドレス信号 CA0~CA7 カラムアドレス

【図1】






【図2】



【図5】



【図6】

